Verlustleistungsreduktion beim Schaltungsentwurf auf Register-Transfer-Ebene in Architekturen der digitalen Signalverarbeitung106 páginas4 horas de lecturaNotifícame
